| 一种基于FPGA的曼彻斯特编译码电路设计 |
| |
| 引用本文： | 程希,罗志会,陈小刚. 一种基于FPGA的曼彻斯特编译码电路设计[J]. 三峡大学学报(自然科学版), 2008, 30(6) |
| |
| 作者姓名： | 程希 罗志会 陈小刚 |
| |
| 作者单位： | 三峡大学,理学院,湖北,宜昌,443002 |
| |
| 基金项目： | 三峡大学博士科技启动基金 |
| |
| 摘 要： | 运用VHDL硬件描述语言以及Max-plus软件平台,采用超前滞后型全数字锁相环提取位同步时钟的方法,设计了一种基于全数字锁相环的曼彻斯特编译码电路,给出了详细的设计过程和波形仿真,并在GW48-CK实验平台上进行了下载验证.
|
| 关 键 词： | mBnB码 全数字锁相环 |
Manchester Encoding and Decoding Circuit Based on FPGA |
| |
| Cheng Xi,Luo Zhihui,Chen Xiaogang. Manchester Encoding and Decoding Circuit Based on FPGA[J]. Journal of China Three Gorges University(Natural Sciences), 2008, 30(6) |
| |
| Authors: | Cheng Xi Luo Zhihui Chen Xiaogang |
| |
| Affiliation: | Cheng Xi Luo Zhihui Chen Xiaogang (College of Science,China Three Gorges Univ.,Yichang 443002,China) |
| |
| Abstract: | |
| |
| Keywords: | FPGA VHDL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
