| 用数据选择器和译码器的组合优化逻辑设计 |
| |
| 引用本文： | 王峻,吴海波. 用数据选择器和译码器的组合优化逻辑设计[J]. 重庆文理学院学报(自然科学版), 2004, 3(1): 49-51 |
| |
| 作者姓名： | 王峻 吴海波 |
| |
| 作者单位： | 淮南师范学院,信息技术系,安徽,淮南,232001 |
| |
| 摘 要： | 介绍一种用数据选择器和译码器的组合优化逻辑设计的方法.该方法可减少数据选择器芯片及门电路使用的数量.文中给出几个实例.
|
| 关 键 词： | 逻辑设计 数据选择器 译码器 |
| 文章编号： | 1671-7538(2004)01-0049-03 |
| 修稿时间： | 2003-12-01 |
An Optimized Logic Design Methed Of Using a Combination Of Data Selectors and Decoders |
| |
| WANG Jun,WU Hai-bo. An Optimized Logic Design Methed Of Using a Combination Of Data Selectors and Decoders[J]. Journal of Chongqing University of Arts and Scie, 2004, 3(1): 49-51 |
| |
| Authors: | WANG Jun WU Hai-bo |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
