| 一种高速全加器运算单元 |
| |
| 引用本文： | 吕虹,张海峰.一种高速全加器运算单元[J].华东理工大学学报(自然科学版),2004,30(6):731-733. |
| |
| 作者姓名： | 吕虹 张海峰 |
| |
| 作者单位： | 安徽工程科技学院电气系,芜湖,241000;安徽工程科技学院电气系,芜湖,241000 |
| |
| 基金项目： | 安徽省教育厅自然科研基金资助项目(2004Kj038)。 |
| |
| 摘 要： | 对集成芯片中一种常用单元电路——全加器，进行了结构和时延性能分析。通过运用布尔代数基本定律、定理，对全加器和函数进行全面处理，提取和函数最优化函数式。根据优化函数式，设计了高速全加器单元电路。这种电路与传统全加器单元电路相比，不仅结构简单，有利于集成，同时，由于电路传输延迟时间小，运算速度快。
|
| 关 键 词： | 全加器 和函数 优化函数式 单元电路 传输延迟时间 |
| 文章编号： | 1006-3080(2004)06-0731-03 |
| 修稿时间： | 2003年11月1日 |
A High Speed Unit of Full Adder |
| |
| L.A High Speed Unit of Full Adder[J].Journal of East China University of Science and Technology,2004,30(6):731-733. |
| |
| Authors: | L |
| |
| Abstract: | Full adder is a base unit circuit of IC chip. This paper analyses the performances of architecture and delay time of a full adder, obtains sum's optimal NAND function with the laws and rules of boolean functions, and designs a high speed full adder circuit. At last, this paper compares the performances for two full adders. |
| |
| Keywords: | full adder sum's function optimal NAND function unit circuit delay time |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
