| 基于FPGA的MQ算术解码器的设计与实现 |
| |
| 引用本文： | 熊承义,陈方强,杨祖芳. 基于FPGA的MQ算术解码器的设计与实现[J]. 中南民族大学学报(自然科学版), 2009, 28(1) |
| |
| 作者姓名： | 熊承义 陈方强 杨祖芳 |
| |
| 作者单位： | 中南民族大学,电子信息工程学院,武汉,430074 |
| |
| 摘 要： | 分析了JPEG2000中的MQ算术解码算法,在进行算法优化的基础上,提出了一种基于4级流水线的高性能MQ解码器结构,在Quartus Ⅰ开发环境下对设计进行RTL级描述,用Modelsim进行了相应的功能仿真;针对Altera系列FPGA Cyclone Ⅱ EP2C35F484C8进行综合,并完成时序仿真.实验结果表明:该设计的最高工作频率可达37.64 MHz,占资源为557个LE,在利用有限资源的情况下可大幅度提高其速度.
|
| 关 键 词： | MQ解码器 流水线 现场可编程逻辑门阵列 |
FPGA Design for MQ Arithmetic Decoder |
| |
| Xiong Chengyi,Chen Fangqiang,Yang Zufang. FPGA Design for MQ Arithmetic Decoder[J]. Journal of South-Central Univ for, 2009, 28(1) |
| |
| Authors: | Xiong Chengyi Chen Fangqiang Yang Zufang |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
| 点击此处可从《中南民族大学学报(自然科学版)》浏览原始摘要信息 |
|
点击此处可从《中南民族大学学报(自然科学版)》下载全文 |
|
