| 基于FPGA的全数字锁相环性能改进的设计 |
| |
| 引用本文： | 邵帅,李曼义,和伟,李树晨.基于FPGA的全数字锁相环性能改进的设计[J].云南师范大学学报(自然科学版),2008,28(2):37-39. |
| |
| 作者姓名： | 邵帅 李曼义 和伟 李树晨 |
| |
| 作者单位： | 云南师范大学物理与电子信息学院,云南,昆明,650092 |
| |
| 摘 要： | 简单介绍了全数字锁相环(ADPLL)的工作原理,详细论述了一种可增大全数字锁相环同步范围的数控振荡器的设计方法,并给出了部分VHDL设计程序代码和仿真波形.在此数控振荡器的设计中引入了翻转触发器的概念,并通过改变翻转触发器的动作特点,使得数控振荡器的输出频率提高,以达到增大全数字锁相环同步范围的目的.
|
| 关 键 词： | VHDL 全数字锁相环 数控振荡器 翻转触发器 FPGA 全数字锁相环 性能 改进 设计方法 Base Improved 输出频率 动作特点 触发器 翻转 仿真波形 程序代码 VHDL 数控振荡器 范围 同步 工作原理 |
| 文章编号： | 1007-9793(2008)02-0037-03 |
| 修稿时间： | 2007年7月2日 |
Design of An Improved ADPLL Base on FPGA |
| |
| SHAO Shuai,LI Man-yi,HE Wei,LI Shu-chen.Design of An Improved ADPLL Base on FPGA[J].Journal of Yunnan Normal University (Natural Sciences Edition),2008,28(2):37-39. |
| |
| Authors: | SHAO Shuai LI Man-yi HE Wei LI Shu-chen |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
