| 用CPLC实现可变延时芯片的设计 |
| |
| 引用本文： | 王克家,周宝宇.用CPLC实现可变延时芯片的设计[J].应用科技,2001,28(4):12-13. |
| |
| 作者姓名： | 王克家 周宝宇 |
| |
| 作者单位： | 哈尔滨工程大学电子工程系，黑龙江哈尔滨 150001 |
| |
| 摘 要： | 介绍了用CPLD设计可变延时芯片的方法，并讨论了具体的实现电路和仿真波形图。
|
| 关 键 词： | CPLD 可变延时芯片 设计 双端口RAM 雷达信号处理系统 |
| 文章编号： | 1009-671X(2001)04-0012-02 |
| 修稿时间： | 2001年1月4日 |
Design of Changeable Delay
Chip with CPLD |
| |
| WANG Ke_jia,ZHOU Bao_yu.Design of Changeable Delay
Chip with CPLD[J].Applied Science and Technology,2001,28(4):12-13. |
| |
| Authors: | WANG Ke_jia ZHOU Bao_yu |
| |
| Abstract: | The paper introduced a way of designing changeable delay chip with CPLD and discussed its realizable circuit and emulation oscillogram. |
| |
| Keywords: | changeable delay CPLD |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
