| 一种低复杂度数字互相关器的设计及其FPGA实现 |
| |
| 引用本文： | 戈立军,吴虹,金宇昂.一种低复杂度数字互相关器的设计及其FPGA实现[J].南开大学学报,2009,42(4). |
| |
| 作者姓名： | 戈立军 吴虹 金宇昂 |
| |
| 作者单位： | 南开大学,信息技术科学学院,天津,300071 |
| |
| 基金项目： | 天津市应用基础及前沿技术研究计划重点项目，国家自然科学基金 |
| |
| 摘 要： | 为探求信号处理中普遍存在的未知信息与已知信息相似性,设计了一种数字互相关器并用现场可编程门阵列(FPGA)构建.采用加法器级联RAM实现乘积的随加随存,多时钟控制时序,低速时钟复位高速计数器以及设定时钟占空比等.该方法节约乘法器,仿真结果表明16点复数的互相关运算仅用178个LE(Logic El-ements)和662个MB(Memory Bits),节省了硬件资源,降低了复杂度.
|
| 关 键 词： | 数字互相关器 现场可编程门阵列 多时钟 随机存取存储器 |
Design of A Low-complexity Digital Cross Correlator and its Implementation Base on FPGA |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
