| 基于VHDL的多功能数字闹钟设计 |
| |
| 引用本文： | 万军华,刘瑞通.基于VHDL的多功能数字闹钟设计[J].湖南理工学院学报,2011(1). |
| |
| 作者姓名： | 万军华 刘瑞通 |
| |
| 作者单位： | 湖南理工学院信息与通信工程学院;西南交通大学电气工程学院; |
| |
| 摘 要： | 针对多功能数字闹钟的设计提出了三种可行性设计方案,并对这些方案的优缺点进行了比较论证,在充分考虑各种方案优缺点的前提下,选择利用FPGA芯片来设计多功能数字闹钟.本设计选用可编程器件FPGA采用硬件描述语言VHDL按照自顶向下的设计方法设计了数字闹钟的各个模块,并对各个功能模块进行了软件仿真.
|
| 关 键 词： | VHDL FPGA 数字闹钟 状态机 电子琴 |
Design of Multifunctional Digital Clock Based on VHDL |
| |
| WAN Jun-hua,LIU Rui-tong.Design of Multifunctional Digital Clock Based on VHDL[J].Journal of Hunan Institute of Science and Technology,2011(1). |
| |
| Authors: | WAN Jun-hua LIU Rui-tong |
| |
| Institution: | WAN Jun-hua1,LIU Rui-tong2(1.College of Information and Communication Engineering,Hunan Institute of Science and Technology,Yueyang 414006,China,2.School of Electrical Engineering,Southwest Jiaotong University,Chengdu 610031,China) |
| |
| Abstract: | |
| |
| Keywords: | VHDL FPGA digital clock state machine electronic organ |
| 本文献已被 CNKI 等数据库收录！ |
|
