|
|||||
|
|
| 90nm CMOS工艺高速锁相环设计与优化 | |
| 作者姓名： | 王征晨 王兴华 仲顺安 |
| 作者单位： | 北京理工大学信息与电子学院,北京市硅基高速片上系统工程技术研究中心,北京 100081;北京理工大学信息与电子学院,北京市硅基高速片上系统工程技术研究中心,北京 100081;北京理工大学信息与电子学院,北京市硅基高速片上系统工程技术研究中心,北京 100081 |
| 基金项目： | 国家自然科学基金资助项目（61301006） |
| 摘 要： | 基于TSMC90nm CMOS工艺设计了一款高速锁相环.为优化锁相环整体的相位噪声及参考杂散性能,分析了差分电荷泵和LC压控振荡器的相位噪声,并且讨论了多模分频器的设计方法.高速锁相环的整体芯片版图面积为490μm×990μm.测试结果表明,在频偏1MHz处的相位噪声为-90dBc,参考杂散为-56.797dBc. |
| 关 键 词： | 锁相环 电荷泵 LC压控振荡器 相位噪声 |
| 收稿时间： | 2017-04-01 |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |
| 点击此处可从《北京理工大学学报》浏览原始摘要信息 | |
| 点击此处可从《北京理工大学学报》下载免费的PDF全文 | |