| 集成注入邏辑电路中的最小延迟时间 |
| |
| 引用本文： | 孙崇德.集成注入邏辑电路中的最小延迟时间[J].暨南大学学报,1989(3). |
| |
| 作者姓名： | 孙崇德 |
| |
| 作者单位： | 暨南大学电子工程系 |
| |
| 摘 要： | 用模拟和电荷控制原理,对集成注入逻辑的最小延迟时间进行分析,分析表明:要实现开关的高速工作,必须将存储电荷减至最小,对基区进行高浓度P~+扩散能使存储电荷减少。最后提出要进一步改进开关速度还应使基本门的版图尺寸尽可能小,使比值Sc/S_L保持不变。
|
| 关 键 词： | 二维模拟 流函数 准费米电势 |
Minimum Delay Time of the Integrated Injection Logic Gate |
| |
| Sun Chongde.Minimum Delay Time of the Integrated Injection Logic Gate[J].Journal of Jinan University(Natural Science & Medicine Edition),1989(3). |
| |
| Authors: | Sun Chongde |
| |
| Institution: | Dept of Electronic Engineering |
| |
| Abstract: | |
| |
| Keywords: | Two-Dimensional simulation Stream function Quasi-Fermi potential |
| 本文献已被 CNKI 等数据库收录！ |
|
