| 一种低功耗时钟芯片的设计 |
| |
| 引用本文： | 贾宇然,应建华,倪春波,邹雪城.一种低功耗时钟芯片的设计[J].华中科技大学学报(自然科学版),2003,31(7):25-27. |
| |
| 作者姓名： | 贾宇然 应建华 倪春波 邹雪城 |
| |
| 作者单位： | 华中科技大学电子科学与技术系 |
| |
| 摘 要： | 讨论了一种低功耗时钟芯片的设计，从CMOS电路功耗产生原因入手，在振荡分频电路中减小电路工作电压，在时序电路中采用门控技术，达到降低功耗的目的，经流片后测试表明该芯片工作电流0．17mA，满足低功耗要求。
|
| 关 键 词： | 时钟芯片 低功耗 振荡分频电路 时序电路 |
| 文章编号： | 1671-4512(2003)07-0025-03 |
| 修稿时间： | 2003年1月13日 |
Design of clock chips with low-power |
| |
| Jia Yuran,Ying Jianhua,Ni Chunbo,Zou Xuecheng.Design of clock chips with low-power[J].JOURNAL OF HUAZHONG UNIVERSITY OF SCIENCE AND TECHNOLOGY.NATURE SCIENCE,2003,31(7):25-27. |
| |
| Authors: | Jia Yuran Ying Jianhua Ni Chunbo Zou Xuecheng |
| |
| Institution: | Jia Yuran Ying Jianhua Ni Chunbo Zou Xuecheng |
| |
| Abstract: | According to power consumption of CMOS circuit, the c on sumption was minimized by scaling supply voltage in oscillator-divider circuit and using gating technology in timing circuit. The result of foundry indicates t hat the supply current is 0.17mA, meeting the requirement of low-power. |
| |
| Keywords: | clock chip low-power oscillator-divider circuit timing circuit Jia Yuran Postgraduate Dept of Electronic Sci & Tech Huazhong Univ of Sci & Tech Wuhan 430074 China |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
