|
|||||
|
|
| 3.75 GHz 0.35 μm CMOS 1:4静态分频器集成电路设计 | |
| 作者姓名： | 包志华 景为平 |
| 作者单位： | 信息工程系, |
| 摘 要： | 给出了一个利用0.35 μm CMOS工艺实现的14静态分频器设计方法.该分频器采用源极耦合场效应管逻辑电路,基本结构与T触发器相同.测试结果表明,当电源电压为3.3 V、输入信号峰峰值为O.5 V时,芯片可以工作在3.75 GHz,功耗为78 mW. |
| 关 键 词： | 集成电路 分频器 CMOS工艺 |
| 文章编号： | 1000-1972(2001)04-0091-04 |
| 修稿时间： | 2001-10-16 |
| 本文献已被 万方数据 等数据库收录！ | |