| 160 GHz三级堆栈式CMOS功率放大器的设计 |
| |
| 引用本文： | 陈天伟,毛陆虹,谢生,刘一波.160 GHz三级堆栈式CMOS功率放大器的设计[J].南开大学学报,2020,53(4):63-66,92. |
| |
| 作者姓名： | 陈天伟 毛陆虹 谢生 刘一波 |
| |
| 作者单位： | 天津大学电气自动化与信息工程学院,天津300072;天津大学电气自动化与信息工程学院,天津300072;天津大学电气自动化与信息工程学院,天津300072;天津大学电气自动化与信息工程学院,天津300072 |
| |
| 基金项目： | 国家自然科学基金;国家重点实验室开放基金 |
| |
| 摘 要： | 在40 nm标准CMOS工艺下,使用堆栈式结构设计了160 GHz的伪差分式三级功率放大器,并且应用了中和电容技术提升了其增益与稳定性.其中,级间匹配与输入输出Balun使用了片上变压器,从而减小了匹配损耗,并且提升了最终的带宽.讨论了在伪差分堆栈式结构中使用中和电容的影响与解决方案.仿真结果表明:功放在160 GHz时达到最大增益11.4 dB,3 dB带宽达到24.9 GHz,饱和输出功率达到4.9 dBm,功耗为84.5mW. 对比传统的共源级和共源共栅结构,堆栈式结构也可以应用于毫米波电路,并且提升了功放的性能.
|
| 关 键 词： | 堆栈式 毫米波 中和电容 变压器 功率放大器 |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
| 点击此处可从《南开大学学报》浏览原始摘要信息 |
| 点击此处可从《南开大学学报》下载免费的PDF全文 |
|
