|
|||||
|
|
| 10Gbit/s0.18μmCMOS1∶4分接集成电路 | |
| 作者姓名： | 沈桢 朱恩 赵文虎 王志功 |
| 作者单位： | 东南大学射频与光电集成电路研究所 南京210096(沈桢，朱恩，赵文虎)，东南大学射频与光电集成电路研究所 南京210096(王志功) |
| 基金项目： | 国家高技术研究发展计划 ( 863计划 )资助项目( 2 0 0 1AA12 10 74) |
| 摘 要： | 研究了万兆以太网接收芯片结构 ,并在此基础上设计、流片和测试了高速 1∶4分接芯片 ,采用 0 .1 8μmCMOS工艺设计的1∶4分接电路 ,实现了满足 1 0GBASE R的 1 0 .31 2 5Gbit/s数据的 1∶4串 /并转换 ,芯片面积 1 1 0 0 μm× 80 0 μm ,在输入单端摆幅为 80 0mV ,输出负载 5 0Ω条件下 ,输出2 .5 78Gbit/s数据信号电压峰峰值为 2 2 8mV ,抖动为 4psRMS ,眼图的占空比为 5 5 .9% ,上升沿时间为 5 8ps .在电源为 1 .8V时 ,功耗为 5 0 0mW .电路最高可实现 1 3.5Gbit/s的 4路分接 |
| 关 键 词： | 万兆以太网 高速分接芯片 CMOS工艺 |
| 本文献已被 CNKI 等数据库收录！ | |