| 基于Verilog HDL的简易数字频率计设计 |
| |
| 引用本文： | 杨晓岚.基于Verilog HDL的简易数字频率计设计[J].实验科学与技术,2010,8(2):187-190. |
| |
| 作者姓名： | 杨晓岚 |
| |
| 作者单位： | 东南大学自动化学院,南京,211102 |
| |
| 摘 要： | 利用“自顶向下”的设计方法，采用VerilogHDL硬件描述语言和原理图描述相结合的方式，设计了简易数字频率计系统，并在Quartus11软件环境下对设计项目进行了编译和时序仿真。仿真结果表明，该设计能根据输入信号频率进行量程自转换调整。给出了测量结果并在实验板上4位七段数码管上进行正确显示．
|
| 关 键 词： | 数字频率计 量程自转换 Verilog HDL语言 仿真 |
Design of Simple Digital Frequency Meter Based on Verilog HDL |
| |
| YANG Xiao-lan.Design of Simple Digital Frequency Meter Based on Verilog HDL[J].Experiment Science & Technology,2010,8(2):187-190. |
| |
| Authors: | YANG Xiao-lan |
| |
| Institution: | YANG Xiao-lan(School of Automatic,Southeast University,Nanjing 211102,China) |
| |
| Abstract: | |
| |
| Keywords: | digital frequency meter automatic adjustment of the range Verilog HDL language simulation |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
