| JPEG 2000高速MQ编解码器的VLSI实现 |
| |
| 引用本文： | 鲁则瑜,华林,朱柯,程君侠.JPEG 2000高速MQ编解码器的VLSI实现[J].复旦学报(自然科学版),2005,44(1):21-25. |
| |
| 作者姓名： | 鲁则瑜 华林 朱柯 程君侠 |
| |
| 作者单位： | 复旦大学,专用集成电路与系统国家重点实验室,上海,200433;复旦大学,专用集成电路与系统国家重点实验室,上海,200433;复旦大学,专用集成电路与系统国家重点实验室,上海,200433;复旦大学,专用集成电路与系统国家重点实验室,上海,200433 |
| |
| 摘 要： | 提出了一种应用于JPEG2000标准的高速MQ编解码器的VLSI架构，该架构对JPEG2000中的标准MQ编解码流程进行了优化，采用条件判断归纳化简、零检测和整体移位等方法来达到高速编解码的目的．采用3级流水线结构的MQ编解码器架构，编解码器的工作效率可以达到1bit／cycle，并且在速度与面积之间达到了很好的平衡。
|
| 关 键 词： | 半导体技术 MQ编解码器 JPEG 2000 流水线 超大规模集成电路 |
| 文章编号： | 0427-7104(2005)01-0021-05 |
A VLSI Implementation of a High-Speed MQ-Codec for JPEG 2000 |
| |
| LU Ze-yu,HUA Lin,ZHU Ke,CHENG Jun-xia.A VLSI Implementation of a High-Speed MQ-Codec for JPEG 2000[J].Journal of Fudan University(Natural Science),2005,44(1):21-25. |
| |
| Authors: | LU Ze-yu HUA Lin ZHU Ke CHENG Jun-xia |
| |
| Abstract: | A high-speed MQ-codec VLSI architecture for JPEG 2000 standard is presented. The architecture optimizes the standard JPEG 2000 MQ encoding and decoding flow, accelerating the encoding and decoding with simplified conditional judgment, zero detection and whole shifting. The MQ-codec presented adopts a 3-stage pipeline architecture. Its speed is up to 1 bit/cycle. A good trade-off between speed and area is achieved. |
| |
| Keywords: | JPEG 2000 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
