|
|||||
|
|
| 基于IP核的FIR低通滤波器的设计与FPGA实现 | |
| 引用本文： | 陈建忠.基于IP核的FIR低通滤波器的设计与FPGA实现[J].科技信息,2012(4):224-225. |
| 作者姓名： | 陈建忠 |
| 作者单位： | 湖南工程职业技术学院 |
| 摘 要： | 本文利用FIR有限冲击响应滤波器IP核,设计了截止频率为500Hz的FIR低通滤波器,在Simulink中建立了仿真模型并进行了仿真。最终在EP2C35F672C8型号FPGA上得到了最高响应频率为151.88MHz的高速FIR低通滤波器。设计效率和滤波器性能得到了极大的提高。 |
| 关 键 词： | FIR IP核 低通滤波器 |
| 本文献已被 CNKI 维普 等数据库收录！ | |