基于VHDL的并行到串行转换器算法模型

以并行到串行转换器为例介绍一种建立器件算法模型的方法。该方法利用进程模型图给出器件行为级的结构体的图形表示,从而可实现自然语言描述到VHDL算法模型的映射。从本文可以得出,进程模型图可以清晰表示行为域中算法级模型的结构,利用这种方法可产生易于理解的、全面的算法模型。