| 用于48MHz时钟产生器CMOS PLL |
| |
| 引用本文： | 姜少华,王彬,陈浩琼,李颖,高清运,秦世才.用于48MHz时钟产生器CMOS PLL[J].南开大学学报,2004,37(3):24-27. |
| |
| 作者姓名： | 姜少华 王彬 陈浩琼 李颖 高清运 秦世才 |
| |
| 作者单位： | 姜少华（南开大学,信息技术科学学院,微电子科学系,天津,300071）
王彬（南开大学,信息技术科学学院,微电子科学系,天津,300071）
陈浩琼（南开大学,信息技术科学学院,微电子科学系,天津,300071）
李颖（南开大学,信息技术科学学院,微电子科学系,天津,300071）
高清运（南开大学,信息技术科学学院,微电子科学系,天津,300071）
秦世才（南开大学,信息技术科学学院,微电子科学系,天津,300071） |
| |
| 基金项目： | 天津市科技重点攻关资助项目(033187111) |
| |
| 摘 要： | 本文报导一个用于48M Hz时钟产生器的锁相环.该PLL采用0.25μm n-well CMOS工艺,在2.5V供电电压下,其静态电流为1.44mA.有效版图面积为600μm·335μm.
|
| 关 键 词： | 时钟产生器 锁相环 VCO |
| 文章编号： | 0465-7942(2004)03-0024-04 |
| 修稿时间： | 2003年2月16日 |
A 48MHz CMOS PLL FOR CLCOK GENERATOR |
| |
| JIANG Shaohua,WANG Bin,CHEN Haoqiong,LI Ying,GAO Qingyun,QIN Shicai.A 48MHz CMOS PLL FOR CLCOK GENERATOR[J].Acta Scientiarum Naturalium University Nankaiensis,2004,37(3):24-27. |
| |
| Authors: | JIANG Shaohua WANG Bin CHEN Haoqiong LI Ying GAO Qingyun QIN Shicai |
| |
| Abstract: | |
| |
| Keywords: | Clock generators PLL VCO |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
