| 用复杂可编程逻辑器件（CPLD）实现的数字钟控系统 |
| |
| 引用本文： | 周常森,姚福安. 用复杂可编程逻辑器件（CPLD）实现的数字钟控系统[J]. 山东科技大学学报(自然科学版), 2001, 20(4): 28-32 |
| |
| 作者姓名： | 周常森 姚福安 |
| |
| 作者单位： | 山东大学控制科学与工程学院, |
| |
| 摘 要： | 以Lattice半导体公司的ispLSI1032E-70PLCC84为典型器件，ISP Synario System 3.0为编程软件，介绍了利用在系统高密度可编程逻辑器件构成数字钟控系统的基本方法。
|
| 关 键 词： | 在系统编程 复杂可编程逻辑器件 编译 适配 下载 数字钟 钟控系统 |
| 文章编号： | 1000-2308(2001)04-0028-05 |
| 修稿时间： | 2001-02-22 |
Realization of Digital Clock Control System by Complex Programmable Logic Device(CPLD) |
| |
| ZHOU Chang sen,YAO Fu an. Realization of Digital Clock Control System by Complex Programmable Logic Device(CPLD)[J]. Journal of Shandong Univ of Sci and Technol: Nat Sci, 2001, 20(4): 28-32 |
| |
| Authors: | ZHOU Chang sen YAO Fu an |
| |
| Abstract: | A basic method for constructing the control system of digital clock using CPLD,ispLS1032-70PLC84(Lattice Semiconductor Corporation)and ISP Synario System3.0 Software is introduced. |
| |
| Keywords: | in system programming complex programmable logic device compile fit |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
