|
|||||
|
|
| 基于VerilogHDL的流水线的设计方法及应用 | |
| 引用本文： | 杨君,王景存. 基于VerilogHDL的流水线的设计方法及应用[J]. 武汉科技大学学报(自然科学版), 2002, 25(4): 394-397 |
| 作者姓名： | 杨君 王景存 |
| 作者单位： | 武汉科技大学信息科学与工程学院,武汉,430081 |
| 摘 要： | 采用流水线式方法设计通讯系统，可提高系统的工作速度。通过实例给出了流水线式设计方法的应用方法，验证了该方法是可行的。 |
| 关 键 词： | 设计方法 VerilogHDL VHDL QuartusⅡ 流水线 高速通信系统 系统设计 |
| 文章编号： | 1001-4985(2002)04-0394-04 |
| 修稿时间： | 2002-05-08 |
A Verilog HDL-based Pipelining Design Method and its Application |
|
| Abstract: | |
| Keywords: | Verilog HDL VHDL QuartusII pipeline |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |