|
|||||
|
|
| 一种高频低功耗ECL逻辑到CMOS逻辑转换电路 | |
| 引用本文： | 王进军,闫晓莺,杨峰,史永胜. 一种高频低功耗ECL逻辑到CMOS逻辑转换电路[J]. 山西大学学报(自然科学版), 2007, 30(3): 357-360 |
| 作者姓名： | 王进军 闫晓莺 杨峰 史永胜 |
| 作者单位： | 1. 陕西科技大学,电气与信息工程学院,陕西,西安,710021 2. 西安石油大学,计算机学院,陕西,西安,710065 3. 西安工业大学,计算机学院,陕西,西安,710032 |
| 基金项目： | 陕西省西安-美国应用材料创新基金 |
| 摘 要： | 采用NPN、PNP两种类型的双极晶体管以及反馈技术,设计了一种高频、低功耗ECL到CMOS逻辑的转换电路.HSPICE模拟结果表明：电路最高工作频率可以达到2.5 GHz,转换延迟不超过120 ps,功耗小于15 mW. |
| 关 键 词： | 转换延迟 功耗 |
| 文章编号： | 0253-2395（2007）03-357-04 |
| 修稿时间： | 2006-10-102007-04-25 |
A High-frequency and Low-power ECL Logic to CMOS Logic Convert Circuit |
|
| WANG Jin-jun,YAN Xiao-ying,YANG Feng,SHI Yong-sheng. A High-frequency and Low-power ECL Logic to CMOS Logic Convert Circuit[J]. Journal of Shanxi University (Natural Science Edit, 2007, 30(3): 357-360 | |
| Authors: | WANG Jin-jun YAN Xiao-ying YANG Feng SHI Yong-sheng |
| Abstract: | Using two kinds of transistor NPN,PNP, and feed back technology,a high-frequency and lowpower ECL logic to CMOS logic convert circuit was designed. The results from the HSPICE indicate that the highest frequency can be up to 2.5 GHz,the delay time of convert does not exceed 120 ps,and the power dissipation is less than 15 mW. |
| Keywords: | ECL CMOS |
| 本文献已被 维普 万方数据 等数据库收录！ | |