| 基于DMA传输的并口设计实现 |
| |
| 引用本文： | 王修壮 周朝显 岳培培 陈杰. 基于DMA传输的并口设计实现[J]. 科学技术与工程, 2006, 6(10): 1407-1411 |
| |
| 作者姓名： | 王修壮 周朝显 岳培培 陈杰 |
| |
| 作者单位： | 中国科学院微电子所通信与多媒体SOC实验室,北京,100029;中国科学院微电子所通信与多媒体SOC实验室,北京,100029;中国科学院微电子所通信与多媒体SOC实验室,北京,100029;中国科学院微电子所通信与多媒体SOC实验室,北京,100029 |
| |
| 基金项目： | 国家自然科学基金（60476013）资助 |
| |
| 摘 要： | 采用改进HARVARD总线结构的通用DSP中,一个可配置位宽的并口采用DMA（直接存储器存取）模式传输.该并口可以实现传输数据的打包解包和奇偶选择,同时支持ITU-R 656视频标准的输入传输,对提高DSP的数据吞吐率发挥了重要的作用.
|
| 关 键 词： | 数字信号处理器(DSP) DMA 并口 ITU-R 656 异步时钟 |
| 文章编号： | 1671-1815（2006）10-1407-05 |
| 收稿时间： | 2005-12-29 |
| 修稿时间： | 2005-12-29 |
A High Speed Parallel Peripheral Interface Based on DMA Mode |
| |
| WANG Xiuzhuang,ZHOU Chaoxian,YUE Peipei,CHEN Jie. A High Speed Parallel Peripheral Interface Based on DMA Mode[J]. Science Technology and Engineering, 2006, 6(10): 1407-1411 |
| |
| Authors: | WANG Xiuzhuang ZHOU Chaoxian YUE Peipei CHEN Jie |
| |
| Abstract: | In a general purpose DSP which is based on modified Harvard architecture, a Parallel Peripheral Interface with a reconfigurable bitwidth is designed. The PPI is used with DSP's DMA engine. It allows data packing/unpacking to/from 16-bit words and ignores either the odd or the even elements in an input DataStream. Also it supports three input modes for ITU-R 656-framed data. |
| |
| Keywords: | DSP DMA parallel peripheral interface ITU-R 656 asynchronous clock |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《科学技术与工程》浏览原始摘要信息 |
|
点击此处可从《科学技术与工程》下载全文 |
