| 基于DSP Builder的多相结构抽取器的设计 |
| |
| 引用本文： | 刘洁,朱义胜. 基于DSP Builder的多相结构抽取器的设计[J]. 大连海事大学学报(自然科学版), 2007, 33(1): 107-110 |
| |
| 作者姓名： | 刘洁 朱义胜 |
| |
| 作者单位： | 大连海事大学,信息工程学院,辽宁,大连,116026;大连海事大学,信息工程学院,辽宁,大连,116026 |
| |
| 摘 要： | 在论述抗频率混叠抽取器原理的基础上,结合Altera DSP Builder开发工具,在Matlab/Simulink环境下完成了基于FPGA的抽取器的设计与实现,为数字信号处理提供了一种基于FPGA和DSP Builder的解决方案.实验表明,多相结构是一种系统资源占用少、适合于硬件实现的高效结构.
|
| 关 键 词： | 数字信号处理 现场可编程门阵列 DSP Builder 多相结构 抽取器 |
| 文章编号： | 1006-7736（2007）01-0107-04 |
| 收稿时间： | 2006-09-26 |
| 修稿时间： | 2006-09-26 |
Polyphase implementation of decimation |
| |
| LIU Jie,ZHU Yi-sheng. Polyphase implementation of decimation[J]. Journal of Dalian Maritime University, 2007, 33(1): 107-110 |
| |
| Authors: | LIU Jie ZHU Yi-sheng |
| |
| Abstract: | A method to design a decimator based on framework of anti-band-overlap decimator using DSP Builder was proposed.The decimator implemented in FPGA is designed under the circumstance of MATLAB/Simulink.Finally,and the experiment shows the polyphase filtering framework is suitable for hardware implementation for its small resource need. |
| |
| Keywords: | digital signal processing field programmable gate array DSP Builder polyphase filtering framework decimator |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
