| 基于FPGA+DSP嵌入式捷联导航系统设计 |
| |
| 引用本文： | 高延滨,王跃.基于FPGA+DSP嵌入式捷联导航系统设计[J].应用科技,2008,35(1):65-68. |
| |
| 作者姓名： | 高延滨 王跃 |
| |
| 作者单位： | 哈尔滨工程大学,自动化学院,黑龙江,哈尔滨,150001 |
| |
| 摘 要： | 介绍了一种以Altera公司Cyclone系列的EP1C12Q240I7 FPGA芯片为主控制器和TI公司高性能数字信号处理器TMS320C6722为捷联解算协处理器的双CPU结构的新型捷联导航系统,该系统充分利用了EP1C12Q240I7控制能力强、设计灵活和TMS320C6722的处理速度快、浮点数据处理能力强的特性,FPGA与DSP通讯采用双口RAM方式.系统具有采样速度快、浮点处理精度高、稳定性好等特点,可以充分满足捷联系统的要求.
|
| 关 键 词： | 现场可编程门阵列 捷联惯导系统 数字信号处理 双口RAM FPGA 嵌入式 捷联导航系统 系统设计 based SINS embedded 捷联系统 稳定性 精度 浮点处理 采样速度 双口 通讯 特性 数据处理能力 设计灵活 控制能力 利用 结构 |
| 文章编号： | 1009-671X（2008）01-0065-04 |
| 收稿时间： | 2007-09-11 |
| 修稿时间： | 2007年9月11日 |
Design of embedded SINS based on FPGA and DSP |
| |
| GAO Yan-bin,WANG Yue.Design of embedded SINS based on FPGA and DSP[J].Applied Science and Technology,2008,35(1):65-68. |
| |
| Authors: | GAO Yan-bin WANG Yue |
| |
| Abstract: | |
| |
| Keywords: | FPGA SINS DSP dual-port RAM |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
