| 基于FPGA和DSP Builder的FIR滤波器设计 |
| |
| 引用本文： | 王春玲,王蒙. 基于FPGA和DSP Builder的FIR滤波器设计[J]. 泰山学院学报, 2009, 31(3): 99-103 |
| |
| 作者姓名： | 王春玲 王蒙 |
| |
| 作者单位： | 泰山学院,物理与电子工程学院,山东,泰安,271021 |
| |
| 基金项目： | 泰山学院科研资助重点立项项目 |
| |
| 摘 要： | 本文提出一种基于Altera的DSP Builder工具箱的数字滤波器新型设计方法,并通过16位FIR滤波器设计实例,说明这种方法在简化设计难度、提高设计速度和灵活性等方面的优势和应用价值.
|
| 关 键 词： | 滤波器 DSP Builder 系数 仿真 |
The FIR Filter Design Based on FPGA and DSP Builder |
| |
| WANG Chun-ling,WANG Meng. The FIR Filter Design Based on FPGA and DSP Builder[J]. Journal of Taishan University, 2009, 31(3): 99-103 |
| |
| Authors: | WANG Chun-ling WANG Meng |
| |
| Affiliation: | (College of Physics and Electronic Engineering,Taishan University, Tai＇an,271021 ,China) |
| |
| Abstract: | A new design method is taken forwords for data filter based on the DSP Builder toolbox of Altera, and a design example of 16bits FIR filter is given. The example illustrates the method＇s advantages in simplifing design difficulty,improving design speed and flexibility and its application value. |
| |
| Keywords: | DSP Builder |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
