| 基于卷积算法的离散小波变换IP核设计 |
| |
| 引用本文： | 史宜文,莫玉龙,张金艺,王兆禹. 基于卷积算法的离散小波变换IP核设计[J]. 上海大学学报(自然科学版), 2004, 10(2): 115-118 |
| |
| 作者姓名： | 史宜文 莫玉龙 张金艺 王兆禹 |
| |
| 作者单位： | 上海大学,通信与信息工程学院,上海200072;上海大学,通信与信息工程学院,上海200072;上海大学,通信与信息工程学院,上海200072;上海大学,通信与信息工程学院,上海200072 |
| |
| 基金项目： | 上海市科委重点基础学科研究 (0 2DJ1 40 3 3 )资助项目 |
| |
| 摘 要： | 该文设计了一种实现多级二维实数小波变换的集成电路IP核，可用于JPEG2000编码器中．采取易于硬件实现的卷积算法，详细分析了该IP核的各个模块和时序，经过EDA软件仿真和综合，并在自行设计的一块FPGA的PCI开发板上进行了验证和性能分析．
|
| 关 键 词： | 实数小波变换 卷积算法 FPGA IP核 |
| 文章编号： | 1007-2861(2004)02-0115-04 |
| 修稿时间： | 2003-06-24 |
IP Core Design for Convolution-Based Discrete Wavelet Transform |
| |
| SHI Yi-wen,MO Yu-long,ZHANG Jin-yi,WANG Zhao-yu. IP Core Design for Convolution-Based Discrete Wavelet Transform[J]. Journal of Shanghai University(Natural Science), 2004, 10(2): 115-118 |
| |
| Authors: | SHI Yi-wen MO Yu-long ZHANG Jin-yi WANG Zhao-yu |
| |
| Abstract: | In this paper, an integrated circuit IP core is designed to implement multilevel 2-D real discrete wavelet transform applicable to a JPEG2000 codec. A convolution algorithm is used in this circuit structure, which is easy to implement in hardware. The module structure and time sequence of the IP core are described in detail. After simulation and synthesis with an EDA software, the design is verified on a PCI-based FPGA development board. |
| |
| Keywords: | real DWT convolution algorithm FPGA IP core |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
