| 三值主从JK触发器的研究 |
| |
| 引用本文： | 徐方,张炳德,王艳玲. 三值主从JK触发器的研究[J]. 武汉科技学院学报, 1997, 0(2) |
| |
| 作者姓名： | 徐方 张炳德 王艳玲 |
| |
| 作者单位： | 武汉水利电力大学!武汉，430072，武汉水利电力大学!武汉，430072，武汉水利电力大学!武汉，430072 |
| |
| 摘 要： | 本文提出一种具有三轨铺出的三值主从JK触发器的电路设计，经计算机模拟和通过测试由TTL门组成的实验电路表明，该触发器能实现预定的逻辑功能。
|
| 关 键 词： | 多值逻辑 触发器 逻辑设计 |
Research of Ternary Master-Slave Jk Flip - Flop |
| |
| Xu Fang, Zhang Bingde, Wang Yanling. Research of Ternary Master-Slave Jk Flip - Flop[J]. Journal of Wuhan Institute of Science and Technology, 1997, 0(2) |
| |
| Authors: | Xu Fang Zhang Bingde Wang Yanling |
| |
| Affiliation: | Xu Fang; Zhang Bingde; Wang Yanling |
| |
| Abstract: | In this paper, the design of ternary masterslave Jk-type flip-flop is proposed. Thecomputer simulation and the test on experimental circuit composed of TTL gates show that theflip-flop has the expected logic function. |
| |
| Keywords: | multiple-valued logic flip - flop logic design |
| 本文献已被 CNKI 等数据库收录！ |
