| Op Amp共享与移除取样保持电路之低功率管线式ADC芯片设计 |
| |
| 引用本文： | 黄进芳,林伟健,刘荣宜.Op Amp共享与移除取样保持电路之低功率管线式ADC芯片设计[J].山东科技大学学报(自然科学版),2011,30(2). |
| |
| 作者姓名： | 黄进芳 林伟健 刘荣宜 |
| |
| 作者单位： | 1. 国立台湾科技大学,电子工程系,台湾,台北,10672
2. 中华电信研究所,台湾,桃园,32617 |
| |
| 摘 要： | 以TSMC 0.18μm CMOS制程实现10住元(10-bit)、每秒取样2×10<'7>次、操作电压1.8 V的管线式(pipeline)模拟数字转换器(ADC)芯片.本设计主要是使用1.5-bit/stage架构,并且配合运算放大器(op amp)共享(sharing)技术,拔除传统第一级取样保持放大器(SHA,sample and hold amplifier)以节省功耗.此芯片的量测结果为输入信号频率2 MHz时,输出的SNDR与ENOB各为46.2 dB与7.32-bit,包含焊线垫片(pad)的芯片面积为1.54(1.391×1.107)mm<'2>,芯片功耗为29.2 mW.
|
| 关 键 词： | 模拟数字转换器 管线式 运算放大器共享 |
Design of Low Power Pipelined ADC Chips with Op Amp Sharing and SHA-less |
| |
| HUANG Jinfang,LIN Weijian,LIU Ronyi.Design of Low Power Pipelined ADC Chips with Op Amp Sharing and SHA-less[J].Journal of Shandong Univ of Sci and Technol: Nat Sci,2011,30(2). |
| |
| Authors: | HUANG Jinfang LIN Weijian LIU Ronyi |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
