1.5 GHz Serdes低抖动锁相环的设计 |
| |
引用本文: | 刘姗姗,万培元,李建军,靳佳伟,林平分.1.5 GHz Serdes低抖动锁相环的设计[J].中国科技论文在线,2015(2):130-133,138. |
| |
作者姓名: | 刘姗姗 万培元 李建军 靳佳伟 林平分 |
| |
作者单位: | 北京工业大学电子信息与控制工程学院 |
| |
基金项目: | 北京市科技计划项目(Z141100006014032) |
| |
摘 要: | 设计并实现了一种应用于1.5GHz Serdes高速接口系统的低抖动锁相环。出于应用考虑,设计的重点是降低抖动,根据锁相环的系统特点、噪声特性以及物理实现时的种种外部干扰因素的影响,分别提出了系统级设计、电路设计以及版图设计上的减小噪声、降低抖动的方法。电荷泵锁相环采用0.18μm 1P4M互补金属氧化物半导体(CMOS)混合信号工艺制造,芯片面积为700μm×320μm。仿真结果表明,电路中心频率为1.5GHz,锁定时间小于5μs,偏离中心频率1MHz处的相位噪声为-95.39dBc/Hz,RMS jitter为3.6ps,总功耗为6mW。
|
关 键 词: | 电荷泵锁相环 高速接口系统 低抖动 |
本文献已被 CNKI 等数据库收录! |
|