CMOS电路的静电放电失效分析 |
| |
引用本文: | 范焕章,石桥,宦强,孙沩,杨兴.CMOS电路的静电放电失效分析[J].华东师范大学学报(自然科学版),1990(1). |
| |
作者姓名: | 范焕章 石桥 宦强 孙沩 杨兴 |
| |
作者单位: | 华东师范大学电子系
(范焕章,石桥,宦强),上海元件五厂
(孙沩),上海元件五厂(杨兴) |
| |
摘 要: | 静电放电(ESD)对半导体器件的损伤是影响电子产品可靠性的重要因素.在ESD引起的损伤中,有90%的概率会造成器件在使用现场的早期失效,因此ESD会严重影响器件的可靠性. 我们用人体模型电路测量了部份CMOS电路的ESDS,对ESD失效器件作了分析;根据被测器件的ESDS的统计分布规律,计算了CMOS器件的静电放电失效概率. 测试方法按美军标Mil-Std-883C标准规定的要求研制了人体模型ESDS测试仪,其放电波形上升沿时间常数为14ns,下降沿为300ns.在每一电压水平上均对器件各进行五次正负放电,相邻两次放电的时间间隔为5秒.
|
本文献已被 CNKI 等数据库收录! |
|