| 一种低电压无采样保持运放14 bit,100 MS/s流水线型模数转换器的65 nm CMOS工艺实现 |
| |
| 引用本文： | 张新龙,薛盼,姜培.一种低电压无采样保持运放14 bit,100 MS/s流水线型模数转换器的65 nm CMOS工艺实现[J].复旦学报(自然科学版),2016(1):43-50. |
| |
| 作者姓名： | 张新龙 薛盼 姜培 |
| |
| 作者单位： | 复旦大学专用集成电路与系统国家重点实验室,上海,201203 |
| |
| 摘 要： | 设计了一款低电压实现的14bit,100MS/s流水线型模数转换器(Pipelined ADC),该ADC前端采用无采样保持运放结构来降低功耗和减小噪声,减少了第一级采样网络孔径误差和非线性电荷注入的影响.通过选取合适的输入采样电容容值解决了kT/C噪声和电容不匹配的问题,并设计了符合系统要求的低电压高速高增益运放.该模数转换器同时也包含了带隙基准、分布时钟产生电路、参考电压和共模电压缓冲器等电路模块.芯片采用TSMC 65nm GP 1P9M CMOS工艺实现,面积为3.2 mm2(包含PAD).测试结果表明,当采样率为20MS/s,输入信号频率为1.869MHz时,信噪比(SNR)为66.40dB,信噪失真比(SNDR)为65.21dB,无杂散动态范围(SFDR)为73.44dB,有效位数(ENOB)为10.54bit.电源电压为1.2 V,整个模数转换器的总功耗为260mW.
|
| 关 键 词： | 低电压 流水线型模数转换器 无采样保持运放结构 高速 高精度 |
Design of a Low-Voltage SHA-less 14 bit, 100 MS/s Pipelined ADC in 65 nm CMOS |
| |
| Abstract: | |
| |
| Keywords: | low-voltage Pipelined Analog-to-Digital Converter SHA-less architecture high speed high resolution |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
