采用含氯氧化慢降温工艺减少P-N结漏电流

本文就P-Mos集成电路使用无位错直拉单晶时P-N结漏电流的机理进行了分析。通过实验指出,影响P-N结漏电流的主要原因与氧化层错和位错等缺陷有关。对〈100〉、〈111〉两种单晶大量重复对比实验,证明采用含氯氧化与慢降温相结合的吸杂工艺对减少P-N结漏电流的效果较好。使P-N结特性参数V_(BR)、I_R合格率由过去不合氯氧化工艺的百分之几提高到95%以上,漏电流I_R降低了1～2个数量级。