| 基于VHDL的数字倍频器设计 |
| |
| 引用本文： | 侯宝生. 基于VHDL的数字倍频器设计[J]. 科学技术与工程, 2009, 9(3) |
| |
| 作者姓名： | 侯宝生 |
| |
| 作者单位： | 陕西理工学院电信工程系,汉中,723003 |
| |
| 摘 要： | 介绍了数字倍频电路的工作原理,分析了倍频器产生误差的原因,然后给出用VHDL语言来实现数字倍频器的方法,并用Max+plusⅡ通过仿真进行了验证.
|
| 关 键 词： | VHDL 数字倍频器 分数分频器 |
Design of Digital Frequency Multiplier Based on VHDL |
| |
| HOU Bao-sheng. Design of Digital Frequency Multiplier Based on VHDL[J]. Science Technology and Engineering, 2009, 9(3) |
| |
| Authors: | HOU Bao-sheng |
| |
| Affiliation: | Department of Electronic and Information Engineering;Shaanxi University of Technology;Hanzhong 723003;P.R.China |
| |
| Abstract: | |
| |
| Keywords: | VHDL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
