用VHDL语言在CPLD/FPGA上实现浮点运算 |
| |
引用本文: | 沈明发,易清明,黄伟英,周伟贤. 用VHDL语言在CPLD/FPGA上实现浮点运算[J]. 暨南大学学报(自然科学与医学版), 2002, 23(5): 19-24 |
| |
作者姓名: | 沈明发 易清明 黄伟英 周伟贤 |
| |
作者单位: | 暨南大学电子工程系,广东,广州,510632 |
| |
摘 要: | 介绍了用VHDL语言在硬件芯片上实现浮点加/减法、浮点乘法运算的方法,并以Altera公司的FLEX10K系列产品为硬件平台,以Maxplus Ⅱ为软件工具,实现了6点实序列浮点加/减法运算和浮点乘法运算。
|
关 键 词: | 超高速集成电路硬件描述语言 VHDL 浮点运算 复杂可编程逻辑器件 CPLD/FPGA 现场可编程门阵列 数字信号处理 |
文章编号: | 1000-9965(2002)05-0019-06 |
Implementation of float number operation on CPLD/FPGA chip by VHDL |
| |
Abstract: | |
| |
Keywords: | VHDL float number operation CPLD/FPGA |
本文献已被 CNKI 维普 万方数据 等数据库收录! |
|