|
|||||
|
|
| (7×7)奇偶校验电路的EDA设计 | |
| 引用本文： | 严添明.(7×7)奇偶校验电路的EDA设计[J].山东理工大学学报,2014(1):58-64. |
| 作者姓名： | 严添明 |
| 作者单位： | 黎明职业大学信息与电子工程学院 |
| 摘 要： | 介绍了常用的水平垂直冗余校验码——(7×7)奇偶校验编码解码逻辑电路的EDA设计,用VHDL语言对(7×7)奇偶校验编码器和解码器进行描述,用Quartus II软件进行仿真测试.从仿真结果看,电路完全符合要求,可以烧写成芯片. |
| 关 键 词： | 信道编码 奇偶校验 电路设计 EDA软硬件设计 |
| 本文献已被 CNKI 等数据库收录！ | |