基于FPGA的交流伺服系统电流环带宽扩展 |
| |
引用本文: | 唐小琦,苏玲宏,周向东,程建军.基于FPGA的交流伺服系统电流环带宽扩展[J].华中科技大学学报(自然科学版),2014(2):1-5. |
| |
作者姓名: | 唐小琦 苏玲宏 周向东 程建军 |
| |
作者单位: | 华中科技大学机械科学与工程学院;广州深圳市浩能科技有限公司 |
| |
基金项目: | 科技重大专项基金资助项目(2012ZX04001012);广东省部产学研重大专项基金资助项目(2012A090300012) |
| |
摘 要: | 在电流环的数学模型基础上,分析了电流环带宽与电流环路延时的关系,比较了几种典型电流环时序下产生的延时,对电流采样和PWM占空比更新时序进行了改进,并在FPGA中得到了具体的验证和实现.实验结果表明:这种改进的电流环时序克服了原有电流环时序的问题,能在不改变功率器件开关频率和不损失输出电压能力的基础上减小电流环路延时,从而提高电流环带宽,改善电流环和速度环的控制性能.
|
关 键 词: | 交流伺服系统 电流环 延时 带宽 时序 |
本文献已被 CNKI 等数据库收录! |
|