| 基于冗余算法和跳跃式结构的54位乘法器的研究 |
| |
| 引用本文： | 孙海珺,邵志标,迟晓明,邹刚.基于冗余算法和跳跃式结构的54位乘法器的研究[J].西安交通大学学报,2006,40(2):191-194. |
| |
| 作者姓名： | 孙海珺 邵志标 迟晓明 邹刚 |
| |
| 作者单位： | 西安交通大学电子与信息工程学院,710049,西安 |
| |
| 摘 要： | 为了提高乘法器的综合性能,提出了一种新的冗余Booth三阶算法和跳跃式Wallace树结构,前者可以减少部分积的数目,提高部分积的产生速度,后者可以加快部分积的压缩,减少电路内部的伪翻转,从而降低功耗.基于冗余Booth三阶算法和跳跃式Wallace树结构,采用0.25μmCMOS工艺,实现了54×54位全定制乘法器,其乘法延时为4.3 ns,芯片面积为1.38 mm2,50MHz频率下的动态功耗仅为47.2 mW.模拟验证表明,与采用传统Wallace树结构和改进Booth二阶算法的乘法器相比,该乘法器的乘法延时减少了23%,功耗降低了17%,面积减少了20%.
|
| 关 键 词： | 冗余Booth算法 跳跃式Wallace树 乘法器 部分积 |
| 文章编号： | 0253-987X(2006)02-0191-04 |
| 收稿时间： | 08 8 2005 12:00AM |
| 修稿时间： | 2005年8月8日 |
Research on 54×54 Bit Multiplier Based on Redundant Algorithm and Leapfrog Architecture |
| |
| Sun Haijun,Shao Zhibiao,Chi Xiaoming,Zou Gang.Research on 54×54 Bit Multiplier Based on Redundant Algorithm and Leapfrog Architecture[J].Journal of Xi'an Jiaotong University,2006,40(2):191-194. |
| |
| Authors: | Sun Haijun Shao Zhibiao Chi Xiaoming Zou Gang |
| |
| Abstract: | |
| |
| Keywords: | redundant Booth algorithm leapfrog Wallace tree multiplier partial product |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
