| 一维逻辑阵布图的一个启发式算法 |
| |
| 引用本文： | 熊德琰.一维逻辑阵布图的一个启发式算法[J].同济大学学报(自然科学版),1994,22(2):225-229. |
| |
| 作者姓名： | 熊德琰 |
| |
| 作者单位： | 同济大学电气工程系 |
| |
| 摘 要： | 一维逻辑阵布图中列排序问题已被证明是一个ＮＰ－完全问题，本文提出一个新的启发式算法，算法的时间复杂度为Ｏ，其中ㄧＧ｜是逻辑阵的总门数。Ｓ为单个线网连接的最多门数，ｒ为单门连接的最多线网数；其空间复杂度为Ｏ，其中ㄧＮㄧ为线网总数。
|
| 关 键 词： | 集成电路 布图 一维逻辑阵 |
A Heuristic Algorithm for Gate and Net Assignment in One-Dimensional Logic Arrays |
| |
| Xiong Deyan.A Heuristic Algorithm for Gate and Net Assignment in One-Dimensional Logic Arrays[J].Journal of Tongji University(Natural Science),1994,22(2):225-229. |
| |
| Authors: | Xiong Deyan |
| |
| Abstract: | |
| |
| Keywords: | VLSI Layout Algorithm One-Dimensional Logic Array |
| 本文献已被 CNKI 维普 等数据库收录！ |
