|
|||||
|
|
| 容工艺偏差的低偏斜层次化时钟网络设计 | |
| 引用本文： | 王晓,柯希明.容工艺偏差的低偏斜层次化时钟网络设计[J].中国科学:信息科学,2015(4):548-559. |
| 作者姓名： | 王晓 柯希明 |
| 作者单位： | 国家高性能集成电路设计中心 |
| 基金项目： | 国家科技重大专项“核高基”(批准号:2013ZX01028-001-001)资助 |
| 摘 要： | 针对超深亚微米工艺出现的新特点,基于对称"H树"型全局时钟网络加区域化的"Mesh"时钟网格的混合时钟结构,实现了不同于传统全局Mesh结构的树形驱动本地网格层次化时钟分布网络.实验表明,该网络具有极低的偏斜和高工艺偏差容忍度,其总的时钟偏斜可控制在10 ps以内,其时钟偏斜随工艺变化值与设计值的偏差在10%的数量级上,极有利于高性能微处理器处理核心的时序设计. |
| 关 键 词： | H树 Mesh 时钟分布网络 时钟偏斜 工艺偏差容忍度 |
| 本文献已被 CNKI 等数据库收录！ | |