| NAND闪存物理特征测试平台设计 |
| |
| 引用本文： | 刘政林,王志强,潘玉茜,张海春. NAND闪存物理特征测试平台设计[J]. 华中科技大学学报(自然科学版), 2019, 0(8): 1-5 |
| |
| 作者姓名： | 刘政林 王志强 潘玉茜 张海春 |
| |
| 作者单位： | 华中科技大学光学与电子信息学院;武汉忆数存储技术有限公司 |
| |
| 摘 要： | 设计了基于现场可编程门阵列(FPGA)的快速、准确且可扩展的自动化闪存测试平台,测试平台由主机图形用户界面(GUI)、FPGA控制器和NAND闪存子板组成,通过更换测试座可以适配不同封装和不同类型的NAND闪存芯片,一个FPGA控制器可同时完成8块闪存芯片测试.实验结果表明:当编程/擦除(P/E)操作重复100次时,16 MiB的多层单元闪存(MLC)块测试时间为146 s,8个闪存芯片块的测试时间为188 s.对于常见的闪存芯片,1 d内可完成一个闪存块的耐力测试.原始错误比特数、擦除时间和编程时间随着闪存寿命有规律地变化,读取时间与闪存寿命无明显关系.测试结果符合闪存原理特性,表明测试平台快速有效且并行性高.
|
| 关 键 词： | 信息技术 NAND闪存 测试平台 可靠性 耐力测试 |
NAND flash physical feature test platform design |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 等数据库收录！ |
|
