| 基于Verilog HDL的DDR2 SDRAM控制器设计 |
| |
| 引用本文： | 周亮,王娟,胡畅华,杨明武,高挺挺. 基于Verilog HDL的DDR2 SDRAM控制器设计[J]. 合肥工业大学学报(自然科学版), 2010, 33(8). DOI: 10.3969/j.issn.1003-5060.2010.08.031 |
| |
| 作者姓名： | 周亮 王娟 胡畅华 杨明武 高挺挺 |
| |
| 作者单位： | 合肥工业大学,电子科学与应用物理学院,安徽,合肥,230009;合肥工业大学,电子科学与应用物理学院,安徽,合肥,230009;合肥工业大学,电子科学与应用物理学院,安徽,合肥,230009;合肥工业大学,电子科学与应用物理学院,安徽,合肥,230009;合肥工业大学,电子科学与应用物理学院,安徽,合肥,230009 |
| |
| 摘 要： | 文章对适用DDR2 SDRAM控制器的结构、接口和时序进行了深入研究与分析,总结出一些控制器的关键技术特性,然后采用了自顶向下(TOP-DOWN)的设计方法,用Verilog硬件描述语言实现控制器,随后在Modelsi m6.1上通过软件功能仿真,用Synopsys公司的DC进行综合,通过Altera公司的FPGA进行硬件验证,结果表明控制器能完全胜任对DDR2 SDRAM的控制。
|
| 关 键 词： | DDR2 SDRAM 控制器 Verilog HDL FPGA |
Design of DDR2 SDRAM controller based on Verilog HDL |
| |
| ZHOU Liang,WANG Juan,HU Chang-hua,YANG Ming-wu,GAO Ting-ting. Design of DDR2 SDRAM controller based on Verilog HDL[J]. Journal of Hefei University of Technology(Natural Science), 2010, 33(8). DOI: 10.3969/j.issn.1003-5060.2010.08.031 |
| |
| Authors: | ZHOU Liang WANG Juan HU Chang-hua YANG Ming-wu GAO Ting-ting |
| |
| Abstract: | |
| |
| Keywords: | DDR2 SDRAM Verilog HDL FPGA |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
