| 基于FPGA的数字式秒表设计 |
| |
| 引用本文： | 韩芝侠.基于FPGA的数字式秒表设计[J].陕西理工学院学报(自然科学版),2004,20(4):21-23. |
| |
| 作者姓名： | 韩芝侠 |
| |
| 作者单位： | 陕西理工学院,电工电子实验中心,陕西,汉中,723003 |
| |
| 基金项目： | 陕西理工学院科研基金项目(SLG0333)。 |
| |
| 摘 要： | 介绍了在Max plusⅡ的EDA软件平台上,一种基于FPGA的数字式秒表的设计方法,给出了顶层电路图和各模块的设计。通过编辑、编译和器件编程,将编程器文件以在线配置方式下载到ISP实验板的EPF10K10LC84-4器件中,经实际电路测试验证,达到了预期的设计要求,显示结果正确无误。
|
| 关 键 词： | 现场可编程门阵列 在系统可编程 数字式秒表 |
| 文章编号： | 1002-3410(2004)04-0021-03 |
| 修稿时间： | 2004年7月11日 |
Design of digital stopwatch based on FPGA |
| |
| HAN Zhi-xia.Design of digital stopwatch based on FPGA[J].Journal of Shananxi University of Technology:Natural Science Edition,2004,20(4):21-23. |
| |
| Authors: | HAN Zhi-xia |
| |
| Abstract: | |
| |
| Keywords: | field programmable gate array in-system programmable digital stopwatch |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
