|
|||||
|
|
| 基于时序电路的移位相加型8位硬件乘法器设计 | |
| 引用本文： | 吴桂军,雷勇.基于时序电路的移位相加型8位硬件乘法器设计[J].科技信息,2011(31):81-81. |
| 作者姓名： | 吴桂军 雷勇 |
| 作者单位： | 重庆工程职业技术学院电子工程与自动化系; |
| 摘 要： | 由八位加法器构成的以时序逻辑方式设计的八位乘法器,具有一定的实用价值,而且由FPGA构成实验系统后,可以很容易的用ASIC大型集成芯片来完成,性价比高,可操作性强。 |
| 关 键 词： | 时序电路 移位 乘法器 |
| 本文献已被 CNKI 维普 等数据库收录！ | |