基于FPGA的一种μC/OS-Ⅱ的任务控制机制的设计

针对软件实时操作系统中并行性、实时性低,系统资源开销大的问题,在基于软件实时操作系统μC/OS-Ⅱ任务控制的基础上,将实时性要求高的部分软件操作模块移植到硬内核中,硬内核以Verilog HDL硬件语言编写,设计了细致的任务控制模块,充分发挥硬件电路的特点,实现了软内核与硬内核的并行运行。为验证实验结果,设计了以Keil-C51为软内核开发平台,以Quartus Ⅱ 13.0为硬内核开发平台,编译程序并经过Modelsim时序仿真验证。研究结果表明,该任务控制机制在运行过程中,实现了提高系统实时性与并行性的要求,并减少了系统内部资源的消耗,提高了系统的运行效率。