| 利用FPGA PLL实现电火花加工放电状态检测系统时钟提高的方法研究 |
| |
| 引用本文： | 陈玉宁,崔晶,李勇,周强.利用FPGA PLL实现电火花加工放电状态检测系统时钟提高的方法研究[J].潍坊学院学报,2006,6(2):1-5. |
| |
| 作者姓名： | 陈玉宁 崔晶 李勇 周强 |
| |
| 作者单位： | 1. 中国农业大学,北京,100083
2. 清华大学,北京,100084 |
| |
| 基金项目： | 国家863计划项目:2003AA404040 |
| |
| 摘 要： | 本文设计在原有设计输入时钟的基础之上,充分利用EP1C3T144C8FPGA芯片的锁相环PLL提高了微细电火花加工系统状态检测模块中各个脉冲状态计数器的输入时钟频率,使得FPGA系统能够有效利用放电击穿延时法进行间隙放电状态判断,为加工系统电极控制部分提供了可靠的保证。
|
| 关 键 词： | 电火花加工 击穿延时 锁相环 |
| 文章编号： | 1671-4288（2006）02-0001-05 |
| 收稿时间： | 2006-02-12 |
| 修稿时间： | 2006年2月12日 |
Research on improving clock frequency of Micro-EDM gap states detecting |
| |
| CHEN Yu-ning,CUI Jing,LI Yong,ZHOU Qang.Research on improving clock frequency of Micro-EDM gap states detecting[J].Journal of Weifang University,2006,6(2):1-5. |
| |
| Authors: | CHEN Yu-ning CUI Jing LI Yong ZHOU Qang |
| |
| Abstract: | On the base of primitive clock design,a method is presented to enhance the input clock frequency of each counter in the detecting project in Micro-EDM,by using of the Phase-Locked-Loop of EP1C3T144C8 FPGA.It is validated that this method can improve the efficiency of distinguishing sparking pulse from arcing pulse. |
| |
| Keywords: | Micro-EDM discharging delay Phase-Locked-Loop |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
