| 通信系统中卷积码编码器的VHDL实现 |
| |
| 引用本文： | 蒋青,吕翊.通信系统中卷积码编码器的VHDL实现[J].实验科学与技术,2004,2(4):41-44. |
| |
| 作者姓名： | 蒋青 吕翊 |
| |
| 作者单位： | 重庆邮电学院,重庆,400065 |
| |
| 摘 要： | 在通信领域,差错控制技术能有效地改善通信系统的传输性能。在介绍卷积码的基本原理基础上,利用VHDL(超高速集成电路硬件描述语言)实现了(2,1,N)卷积编码器的硬件设计。结果表明,该方法具有设计简单、快速、高效和实时性好等特点。
|
| 关 键 词： | 差错控制 卷积码编码器 VHDL |
| 文章编号： | 1672-4550(2004)04-0041-04 |
| 修稿时间： | 2004年6月1日 |
The VHDL Realization of Convolutional Code in Communication System |
| |
| Jiang Qing,Lu Yi.The VHDL Realization of Convolutional Code in Communication System[J].Experiment Science & Technology,2004,2(4):41-44. |
| |
| Authors: | Jiang Qing Lu Yi |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
