| 基于VHDL卷积交织器的设计与实现 |
| |
| 引用本文： | 张子锐,孙民华.基于VHDL卷积交织器的设计与实现[J].哈尔滨师范大学自然科学学报,2010,26(1):61-63. |
| |
| 作者姓名： | 张子锐 孙民华 |
| |
| 作者单位： | 哈尔滨师范大学 |
| |
| 基金项目： | 黑龙江省科技攻关项目 |
| |
| 摘 要： | 研究交织的原理,提出了一种VHDL来实现DOCSIS标准中的卷积交织器的方案,并且在ModelSim SE6.1d环境下进行功能仿真,该方法具有实现简单和占用资源少等优点.
|
| 关 键 词： | DOCSIS 双口RAM 卷积交织 |
VHDL Design and Implementation of Interleaver |
| |
| Zhang Zirui,Sun Minhua.VHDL Design and Implementation of Interleaver[J].Natural Science Journal of Harbin Normal University,2010,26(1):61-63. |
| |
| Authors: | Zhang Zirui Sun Minhua |
| |
| Institution: | (Harbin Normal University) |
| |
| Abstract: | This paper introduces the principle of interleaver and the VHDL inplement of interleaver in DOCSIS systems,and the effect of the implementation is proved through function simulation by using Model Sim SE 6.1d.The design has advantages of easy realization and less resource consumption. |
| |
| Keywords: | DOCSIS |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
