| Viterbi译码器路径度量模块的低功耗设计 |
| |
| 引用本文： | 姜淼,陈亦灏,徐俊,陶佰睿,李刚. Viterbi译码器路径度量模块的低功耗设计[J]. 齐齐哈尔大学学报(自然科学版), 2007, 23(6): 41-44 |
| |
| 作者姓名： | 姜淼 陈亦灏 徐俊 陶佰睿 李刚 |
| |
| 作者单位： | 华东师范大学,上海,200062;华东师范大学,上海,200062;华东师范大学,上海,200062;华东师范大学,上海,200062;华东师范大学,上海,200062 |
| |
| 摘 要： | 从功耗的角度，对符合DVB-T标准的维特比译码器的路径度量单元进行了优化设计。为了实现低功耗设计，加比选单元采用了改进的T算法来实现，同时路径度量值只需要5位表示；路径度量管理单元采用了串并结合的结构来实现，并采用了5级流水线的路径度量存储结构。
|
| 关 键 词： | DVB-T 卷积码 维特比译码器 FPGA |
| 文章编号： | 1007-984X（2007）06-0041-04 |
| 收稿时间： | 2007-07-17 |
| 修稿时间： | 2007-07-17 |
Low power design for path metrics unit of viterbi decoder |
| |
| JIANG Miao,CHEN Yi-hao,XU Jun,TAO Bai-rui,LI Gang. Low power design for path metrics unit of viterbi decoder[J]. Journal of Qiqihar University(Natural Science Edition), 2007, 23(6): 41-44 |
| |
| Authors: | JIANG Miao CHEN Yi-hao XU Jun TAO Bai-rui LI Gang |
| |
| Abstract: | This paper does a research on low power design for the path metrics unit of Viterbi decoder which is compatible with DVB-T standards. In order to reduce the power dissipation, the modified T-algorithm is used to implement the add-compare-select units so that the path metric can be represented in 5 bits; the area-efficient architecture is used in the path metric management unit; and a 5 step pipelining architecture is used in the path metric memory unit. |
| |
| Keywords: | DVB-T FPGA |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
