如何在PLD器件中建立可靠的系统时钟 |
| |
引用本文: | 曾维. 如何在PLD器件中建立可靠的系统时钟[J]. 攀枝花学院学报, 2004, 21(6): 102-104 |
| |
作者姓名: | 曾维 |
| |
作者单位: | 成都理工大学,信息工程学院,四川,成都,610059 |
| |
摘 要: | 近年来,PLD器件被广泛的应用于数字电路的设计中。设计中由于极限的温度、电压或制造工艺的偏差,不良的时钟信号影响了系统的正常工作。针对这种情况,系统、全面介绍PLD器件的时钟设计方法,并对各种方法做了比较,为广大电子设计者,提供了参考。
|
关 键 词: | PLD器件 数字电路 电子设计 时钟信号 系统时钟 可靠 制造工艺 设计方法 电压 |
The Probe into the Application of the Optical Fibre Communication Project of Panzhihua Power Industry Bureau |
| |
Abstract: | |
| |
Keywords: | |
本文献已被 CNKI 维普 万方数据 等数据库收录! |
|